説明
ラティス概要
ここにはエネルギーがあります...私たちの国際的な拠点のどこでもそのエネルギーを感じることができます。それは、私たちの仕事、チーム、成果、そして顧客に対する情熱によって生み出されるエネルギーです。ラティスは、世界クラスの営業、マーケティング、およびサポートチームと提携し、業界を変えるプログラマブルロジックソリューションを開発しているエンジニア、デザイナー、製造運営のスペシャリストたちの世界的なコミュニティです。私たちの焦点はR&D、製品イノベーション、および顧客サービスにあり、その焦点に対して、私たちは完全なコミットメントと非常に鋭い競争力を持ち合わせています。
エネルギーはエネルギーを生む。結果志向の速いペースの環境で成功を収めたい、自発的な「チーム第一」組織内で個人の成功を収めたい、そして要求の厳しいが協力的な雰囲気の中で貢献し成功することができると信じるならば、ラティスはまさにあなたが探している場所かもしれません。
責任とスキル
あなたが行うこと:
- ATEテストと特性評価プログラムを開発。
- チップIP機能と特徴をターゲットにした確立された方法論を使用して特性評価テストプランを開発。
- ウェーハレベル、パッケージレベルATE、およびパッケージレベルのベンチプラットフォームを使用してプロセス、温度、電圧条件全体でターゲットチップIP特徴を特性評価。
- 収集された特性評価データに統計解析を適用し、主要な製品データシートパラメータを定義し、結果を報告。
- 製品の限界を特定し、根本原因を分析し、適切なクロスファンクショナルチームへの根本原因の解決をコミュニケートし、調整します(例: アプリケーションエンジニアリング、設計エンジニアリングなど)。
- FPGAファブリックと組み込みIPを使用してテスト回路を設計および実装。
- ベンチオートメーションとデータ収集スクリプトおよびプログラムを開発。
- ATEおよびベンチHWを設計および開発。
- すべての製品の問題を解決に導く。
- サンプル(AS, ES)のテスト計画と実施、内部および外部顧客へのテスト済みサンプルのタイムリーな納品を確保。
- テストの歩留まりとテスト時間の分析および報告。
求められる条件
- 8年以上の製品エンジニアリングまたはSi検証/特性評価の個人貢献者
- ECE, CoE, EE, 物理学の学士号
- 半導体デバイスおよびテスト方法論の優れた知識
- Nextest MagnumとAdvantest T2KでのATEテストプログラムの開発、統合およびデバッグ経験 必要
- ベンチボードでのハードウェア開発経験
- さまざまなベンチツール(オシロスコープ、パターンジェネレータ、データタイミングジェネレータ、マルチメータなど)を使用したIC検証および特性評価の経験
- WAT/etest、ウェーハソート、パッケージ組立て、最終テスト(i.e. full backend IC process)の経験
- プログラマブルロジックの経験は望ましい
- RTL設計、設計検証の経験は利点
- テスト、DFT方法論(スキャン, BIST)およびフォルトグレード方法論の知識は利点
- ハードウェア記述言語(VerilogまたはVHDLなど)の知識は利点
- プログラミング言語(Python, C++)の知識
- 統計的プロセス制御の知識
- 統計解析ソフトウェア(SAS JMP, R)の利用に熟達していること
- 歩留まり解析の知識
- 優れた英語の口頭および筆記スキル
- 複数のグループとの協力および異文化間での協力における実証された能力
- 優れた分析および問題解決能力
- 強力なWindows、Unix、およびMS Officeスキル
- 学習と探究を好み、強い自発性があること