• ATEテストおよび特性評価プログラムを開発します。
• ウェハレベルのATE、パッケージレベルのATE、およびプロセス、温度、電圧条件にわたってパッケージレベルのベンチプラットフォームを使用して、チップIP機能のターゲット特性評価テスト計画を確立された方法論を用いて開発します。
• 収集された特性評価データに統計解析を適用して、主要な製品データシートパラメーターを定義し、結果を報告します。
• 製品の限界を特定し、根本原因の閉鎖を適切なクロスファンクショナルチームとコミュニケートし、調整します（例えば、アプリケーションエンジニアリング、設計エンジニアリングなど）。
• FPGAファブリックと組み込みIPを使用してテスト回路を設計および実装します。
• 自動化ベンチとデータ収集スクリプトとプログラムを開発します。
• ATEおよびベンチHWの設計および開発。
• すべての製品の問題を解決に導きます。
• サンプル（例えばAS、ES）のテストを計画および実行し、内部および外部のお客様にテスト済みサンプルをタイムリーに提供することを保証します。
• テスト収量とテスト時間を分析し報告します。
  
  

• プロダクトエンジニアリングまたはSiバリデーション / 特性評価における8年以上の個別貢献者
• BS学位 (ECE、CoE、EE、物理学)
• 半導体デバイスとテスト方法論の良好な実務知識
• ハードウェア開発（ロードボード、プローブカード、ベンチボード）の経験
• 各種ベンチツール（例：オシロスコープ、パターンジェネレータ、データタイミングジェネレータ、マルチメータなど）を使用したICバリデーションと特性評価の経験
• SERDES IPのSiバリデーションと特性評価の実務経験
• PCIe Gen 1/2/3/4およびEthernetプロトコルのSiバリデーション実務経験
• WAT/etest、ウェハソート、パッケージアセンブリ、最終テスト（例：フルバックエンドICプロセス）の経験
• プログラマブルロジックの経験が望ましい
• RTLデザイン、設計検証の経験がアドバンテージ
• テスト、DFT方法論（例：スキャン、BIST）、およびフォールトグレード方法論の知識がアドバンテージ
• VerilogまたはVHDLなどのハードウェア記述言語の知識がアドバンテージ
• プログラミング言語（例：Python、C++）の知識
• 統計的プロセス制御の知識
• 統計解析SW（例：SAS JMP、R）の使用に精通している
• 収率分析の知識
• 優れた口頭と書面による英語スキル。複数のグループと異文化で作業する能力を実証
• 良好な分析および問題解決能力
• 強力なWindows、Unix、およびMS Officeスキル
• 学ぶことと探求に対する強い自己動機がある

求人内容をご参照ください。